### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61055936 A

(43) Date of publication of application: 20.03.86

(51) Int. Cl

H01L 21/66 H01L 21/88

(21) Application number: 59177951

(22) Date of filing: 27.08.84

(71) Applicant:

NEC IC MICROCOMPUT SYST LTD

(72) Inventor:

MORI NOBUYUKI

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT


# (57) Abstract:

PURPOSE: To effect the analysis of operation failure at sample production rapidly, accurately and easily by bringing the comb-form metal patterns which are exposed on the uppermost layer part of the element in close approach to each other and energizing with pressure-touching said close approach part from the outside of the element with a probe.

CONSTITUTION: The comb-form metal patterns 12a and 13a are the wiring connected with a metal pattern 11a. If the metal patterns 11aW13a are designed at a time of designing masks and are incorporated in the position of a switch 6, a capacitor C can be added in point (d) easily by energizing with pressure-touching the metal pattern with a probe when analyzing failures of IC to deform the metal pattern. Consequently, because there is no need of making a mask newly, days for development and cost for fabrication of masks can be saved and the accurate and rapid analysis of operation failure is possible.

COPYRIGHT: (C)1986,JPO&Japio





19 日本国特許庁(JP)

10 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭61-55936

@Int\_Cl\_1

識別記号

庁内整理番号

匈公開 昭和61年(1986)3月20日

H 01 L 21/66 21/88 7168-5F 6708-5F

審査請求 未請求 発明の数 1 (全3頁)

⊗発明の名称 半導体集積回路

②特 願 昭59-177951

**20出 願 昭59(1984)8月27日** 

⑩発 明 者 森

育 幸

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

①出 願 人 日本電気アイシーマイ

東京都港区芝5丁目7番15号

コンシステム株式会社

20代理人 弁理士内原 晋

明細 權

発明の名称
 半導体集積回路

#### 2. 特許請求の範囲

外部からの探針の圧接触により短絡可能に相対 し近接して配置された二つのくし形のメタルパタ ーンを有する金属配線を含むことを特徴とする半 郊体集積回路。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体集積回路に関し、特にその企風 配感パターンを改良した半導体集積回路に関する。 (従来の技術)

従来、半導体集積回路(以下、ICという。) の試作時の設計動作検証において、動作<del>不良が</del>不 良が発生した場合、ICの案子の外部から例えば、 毎2図に示すように、インパーダ出力級(素子上

ここで、従来マスク設計時に失敗しやすい、ス タティックトランスファ保持回路のデータの筒抜 けと、その動作不良解析について述べる。

第4図に示すスタティックトランスファ保持回路で、マスク設計時に設計ミスをして、第5図(b)の様にQ、Q のクロック信号が重なる区間5が出来てしまりと、入力データが出力端に直接出力される簡抜け状態が発生する。なか、第5図(a)は簡抜け状態が発生していないときのダイムチャートである。このよりな場合、Qのクロック信号とQ

時間昭61-55936(2)

のクロック信号の間隔を広く取り信号の重なりを 無くせば良い。その方法として、クロック信号Q、 Qを発生する第6図のR-Sフリップの出力。 ある手段で選延出来れば、クロック信号Q、Qの 重なりを無くすことが可能である。

その一手段として、第6図の様にコンデンサC。をは点にスイッチ6により接続しQの遅延を行う事により、第7図(b)に示すQ、Qの間隔8が広がる。(第7図(a)は第6図にかいて、コンデンサC。を挿入する前のタイムチャート、第7図(b)はコンデンサC。を挿入後のタイムチャートである。)第6図7の様にコンデンサC。をは点に接続するには、従来第3図に示すとかりマスクには、従来第3図に示すとかりマスクになるでマスク設計時に設計してかき、動作不良が発生した場合にのみ、ポリシリコン間隙4を接続してコンデンサC。を第6図のは点に接続し、不良解析を行う。

しかし、この方法では、マスクを新たに作り替 える必要があり、開発日数、マスク製作費の浪費 となるという欠点がある。更に、第2図に示す針

た二つのくし形のメタルパターンを有する金属配 線を含むことから構成される。

## (作用)

本発明の特徴は、上配構成に示すように、半導体集積回路にかいて、素子最上層部に露出しているくし形の金属配級パターン同士を互いに接近させこの接近部を案子外部から接針により圧接触し、 導通させて一隻のスイッチ作用を行えるようにしたことにある。

### (実施例)

以下、本発明の実施例について図面を参照して 説明する。

第1図(a), (b)及び(c)はそれぞれ本発明の第1, 第2及び第3の実施例の製部を示す配線パターン 図で、くし形のメタルパターン部分を示す。同凹 にかいて、11 a, 11 b, 11 c はそれぞれく し形のメタルパターンで、12 a, 12 b, 12 c 及び13 a, 13 b, 13 c はそれぞれメタルパ ターン11 a, 11 b, 11 c に接続する配線で ある。 立て方法で不良が折を行えば、金属配線上にない 探針1を同一圧力で接触させておく必要があり、 微振動が発生した場合に常に探針1を同一圧力で 接触させておく事が困難である。又、第2図に示 すコンデンサC;を接続したとき、な子2は探針 1へ、増子3はグランド(GND)にそれぞれ投 続されるのであるが、通常針立て装置はグランド レベルにあるために、余分な呼遊容量が探針1と ICの素子との間に付加されてしまって、希望か つ、温速な動作不良解析が行えないという欠点が ある。

#### (発明の目的)

本発明の目的は、上記欠点を除去し、少ない費用、迅速かつ正確、容易に半導体集積回路試作時 における動作不良解析を行うことを可能とする半 導体集積回路を提供することにある。

#### (発明の構成)

本発明の半導体集積回路は、外部からの探針の 圧接触により短絡可能に相対し近接して配置され

丁なわち、これらの実施例においては、まず第1図(a)、(b)、(c)に示したメタルパターンをマスク
設計時に設計しておき、第6図のスイッチ6の位
置に組み込んでおけば、ICの不良解析時に、このメタルパターンを探針により圧接触しメタルパターンを変形して導通させる事により、第6図の
は点にコンデンサCを容易に付加することが出来、上記の二つの従来例と比較して、マスクを派たに
作り替えることがないので、開発日数、マスク製
作費用を節約出来、また正確で迅速な動作不良解析を行り事が可能である。

更に、不良解析を行った結果、第6図 d 点に付けた容量を実際に付けてもかまわない場合、マスク 改版時に第6図のスイッチ6のメタルパターンを導通するよう設計すれば、マスク1枚で簡単に修正が可能である。

# (発明の効果)

 を累子外部から探針で圧接触し、導通させ、いわゆるスイッチ作用を持つように構成されているので、動作不良解析を行うための受動素子をとのスイッチをオンとすることで集積回路に新たに挿入出来、費用、時間の無駄を無くして、正確な不良解析が行なえるという効果がある。


### 4. 図面の簡単な説明


第1図(a), (b)及び(c)はそれぞれ本発明の第1, 第2及び第3の要加例のくし形のメタルパターン 部分を示す配銀パターン図、第2図は探針による 第子の不良解析方法の説明図、第3図は半導体コンデンサのパターン図、第4図は従来例のスタティックトランスファ保持回路を示す回路図、第5 図(a), (b)はそのタイムチャート、第6図は従来例のR-Sフリップフロップ回路を示す回路図、第7図(a), (b)はそのタイムチャートである。


1 1 a, l 1 b, l 1 c … … くし形のメタルパ ターン、l 2 a, l 2 b, l 2 c, l 3 a, l 3b, l 3 c … … 配線。


代型人 弁理士 内 原













AL P'EDA

Ø #:Y Si

第3回







-153-